Chipdesign är en av utvecklingsprioriteringarna i varje land, och en utvidgning av Kinas chipdesignindustri kommer att minska mitt lands beroende av utländska chips. I tidigare artiklar introducerade redaktören en gång framåt- och bakåtflödet för chipdesign och utsikterna för chipdesign. I den här artikeln presenterar redaktören det faktiska kapitlet om chipdesign - optimering och realisering av klocksträdets energiförbrukning i RFID-chipdesignen.
1 Översikt
UHF RFID är ett UHF-taggchip för radiofrekvensidentifiering. Chipet antar ett passivt strömförsörjningsläge: efter mottagning av bärarenergi genererar RF-frontenheten en Vdd-strömsignal för att leverera hela chipet till arbete. På grund av strömförsörjningssystemets begränsningar kan chipet inte generera en stor strömdrift, så design med låg effekt har blivit ett stort genombrott i chiputvecklingsprocessen. För att få den digitala kretsdelen att producera så lite strömförbrukning som möjligt, i den digitala logiska kretsdesignprocessen, förutom att förenkla systemstrukturen (enkla funktioner, innehåller endast kodningsmodulen, avkodningsmodulen, slumptalsgenereringsmodulen, klockan , återställningsmodul, minnesstyrenhet Förutom den övergripande styrmodulen) antas asynkron kretsdesign vid utformningen av vissa kretsar. I denna process såg vi att eftersom klockträdet förbrukar en stor del av den digitala logikens energiförbrukning (cirka 30% eller mer), har minskning av klockträdets strömförbrukning också blivit en minskning av digital logik och kraften i hela tagchipet. Ett viktigt steg för konsumtion.
2 Chipkraftsammansättning och metoder för att minska energiförbrukningen
2.1 Sammansättningen av strömförbrukningen
Figur 1 Sammansättning av chipets energiförbrukning
Dynamisk energiförbrukning inkluderar främst kortslutningseffektförbrukning och vändningsförbrukning, som är huvudkomponenterna i strömförbrukningen i denna design. Kortslutningseffektförbrukningen är den interna energiförbrukningen, som orsakas av att den momentana kortslutningen orsakas av att P-röret och N-röret slås på vid ett visst ögonblick i enheten. Omsättningens energiförbrukning orsakas av laddning och urladdning av lastkapacitansen vid utgången från CMOS-enheten. Läckageeffektförbrukning innefattar huvudsakligen strömförbrukning orsakad av läckage av undertröskel och grindläckage.
Idag är de två viktigaste energiförbrukningskällorna: kapacitansomvandling och läckage av undertröskel.
2.2 Huvudmetoder för att minska energiförbrukningen
Figur 2 Huvudmetoder för att minska chipförbrukningen
2.2.1 Minska matningsspänningen Vdd
Voltage Island: Olika moduler använder olika spänningar.
MulTI-nivå spänningsskalning: Det finns flera spänningskällor i samma modul. Växla mellan dessa spänningskällor enligt olika applikationer.
Dynamisk spänningsfrekvensskalning: Den uppgraderade versionen av "flernivåspänningsjustering", som dynamiskt justerar spänningen enligt arbetsfrekvensen för varje modul.
AdapTIve Voltage Scaling: En uppgraderad version av DVFS som använder en återkopplingskrets som kan övervaka kretsbeteende för att justera spänningen adaptivt.
Undertröskelkrets (designen är svårare och den förblir fortfarande inom akademisk forskning)
2.2.2 Minska frekvensen f och omsättningshastigheten A
Kodoptimering (extraherar vanliga faktorer, återanvändning av resurser, isolering av operand, seriellt arbete för att minska maximal energiförbrukning, etc.)
Gated klocka
Flera klockstrategi
2.2.3 Minska lastkapacitans (CL) och transistorstorlek (Wmos)
Minska sekventiella enheter
Chiparea och skalreduktion
Processuppgradering
2.2.4 Minska läckströmmen Ileak
Kontrolltröskelspänning (tröskelspänning) (tröskelspänning ↑ läckström ↓ om du använder MTCMOS, VTCMOS, DTCMOS)
Kontrollera grindspänningen (Gate Voltage) (genom att styra gate-source-spänningen för att kontrollera läckströmmen)
Transistor Stack (anslut redundanta transistorer i serie, öka motståndet för att minska läckströmmen)
Stängd strömförsörjning (Power gaTIng eller PSO) (när modulen inte fungerar, stäng av strömmen för att effektivt minska läckströmmen)
3 Optimering av klocksträdets energiförbrukning i RFID-chip
När chipet fungerar beror en stor del av strömförbrukningen på klocknätets omsättning. Om klocknätverket är stort blir strömförlusten som orsakas av denna del mycket stor. Bland många lågeffektiva tekniker har den gated klockan den starkaste återhållseffekten på flip-energiförbrukningen och intern strömförbrukning. I den här designen sparar kombinationen av flernivå gated-klockteknik och en speciell klockträdoptimeringsstrategi en stor del av strömförbrukningen. Detta projekt använde en mängd olika optimeringsstrategier för energiförbrukning i logikdesignen och testade några metoder i back-end-syntesen och den fysiska designen. Genom flera effektoptimeringar och iterationer i fram- och bakändarna hittades logisk koddesign och den minsta energiförbrukningen Integrerad inställning.
4.1 Lägg till klockgrind manuellt i RTL-scenen
Figur 3 Schematiskt diagram över gated klocka
modul data_reg (En, Data, clk, out)
ingång En, clk;
ingång [7: 0] Data;
utgång [7: 0] ut;
alltid @ (posedge clk)
om (En) ut = Data;
endmodule
Syftet med detta steg är huvudsakligen dubbelt: Det första är att lägga till en gated klockenhet för att styra omsättningshastigheten och minska den dynamiska energiförbrukningen mer rimligt enligt klockomsättnings sannolikheten för varje modul. Den andra är att producera ett klockanätverk med en balanserad struktur så mycket som möjligt. Det kan garanteras att vissa klockbuffertar kan läggas till i syntesstadiet i back-end-klockträdet för att minska strömförbrukningen. ICG-enheten (Integrated Gating) i gjutericellbiblioteket kan användas direkt i den faktiska koddesignen.
4.2 Verktygen i syntesfasen sätts in i den integrerade grinden
Figur 4 Gated klockinsättning under logisk syntes
# Ställ in alternativ för klockgrindning, max_fanout är obegränsat
set_clock_gating_style -sequential_cell spärr \
-positive_edge_logic {integrerad} \
-control_point före \
-control_signal scan_enable
# Skapa ett mer balanserat klockträd genom att infoga "alltid aktiverade" ICG
ange power_cg_all_registers true
ställa in power_remove_redundant_clock_gates true
read_db design.gtech.db
current_design topp
länk
källdesign.cstr.tcl
#Sätt in klockans grind
insert_clock_gating
sammanställa
#Genera en rapport om klockporten infogad
report_clock_gating
Syftet med detta steg är att använda det integrerade verktyget (DC) för att automatiskt sätta in den grindade enheten för att ytterligare minska energiförbrukningen.
Det bör noteras att parameterinställningarna för att infoga ICG, såsom maximal fanout (ju större fanout, desto mer energibesparing, desto mer balanserad fanout, desto mindre skev, beroende på design, som visas i figuren), och parameterinställningen minimum_bitwidth. Dessutom är det nödvändigt att infoga ett normalt öppet ICG för mer komplexa grindkontrollstrukturer för att göra klockanätets struktur mer balanserad.
4.3 Optimera energiförbrukningen i klockträdets syntesstadium
Figur 5 Jämförelse av två klockstrukturer (a): djup av flernivå; (b): platt nivå av få nivåer
Först introducera påverkan av klockträdets omfattande parametrar på klockträdets struktur:
Skew: Clock skew, det övergripande målet för klockträdet.
Införingsfördröjning (latens): Den totala fördröjningen för klockbanan, som används för att begränsa ökningen av antalet nivåer i klockträdet.
Max taranstion: Den maximala omvandlingstiden begränsar antalet buffertar som kan drivas av förstnivåbufferten.
Max kapacitans Max fläkt: Maximal belastningskapacitet och maximal fläkt begränsar antalet buffertar som kan drivas av bufferten på första nivån.
Det slutliga målet med klockträdssyntes i allmän design är att minska klockvridningen. Att öka antalet nivåer och minska varje nivå för fanout kommer att investera fler buffertar och mer exakt balansera latensen för varje klockväg för att få en mindre skevhet. Men för lågeffektsdesign, särskilt när klockfrekvensen är låg, är tidskraven inte särskilt höga, så man hoppas att klockträdets skala kan minskas för att minska den dynamiska kopplingseffektförbrukningen som orsakas av klockträdet. Som visas i figuren, genom att minska antalet nivåer av klockträdet och öka fanout, kan storleken på klockträdet effektivt minskas. Men på grund av minskningen av antalet buffertar, ett klockträd med ett mindre antal nivåer än ett klockträd med flera nivåer Balansera ungefär latens för varje klockväg och få en större skevhet. Det kan ses att med målet att minska klockträdets skala går klockträdssyntes med låg effekt på bekostnad av att öka en viss skevhet.
Specifikt för detta RFID-chip använder vi TSMC 0.18um CMOS LOGIC / MS / RF-processen, och klockfrekvensen är bara 1.92M, vilket är mycket lågt. Vid denna tidpunkt, när klockan används för klockträdssyntes, används den låga klockan för att minska klockträdets skala. Syntesen av strömförbrukningens klocksträd sätter främst begränsningarna för skevhet, latens och transiton. Eftersom begränsning av fläkt ökar antalet klocksträdnivåer och ökar strömförbrukningen är detta värde inte inställt. Standardvärdet i biblioteket. I praktiken har vi använt nio olika klockträdsbegränsningar, och begränsningarna och omfattande resultat visas i tabell 9.
5 Slutsats
Som visas i tabell 1 är den allmänna trenden att ju större målvridningen är, desto mindre är den slutliga klocksträdstorleken, desto mindre är antalet klockträdsbuffertar och ju mindre motsvarande dynamisk och statisk energiförbrukning. Detta sparar klockträdet. Syftet med konsumtionen. Det kan ses att när målvridningen är större än 10ns ändras i princip inte energiförbrukningen, men det stora skevvärdet kommer att medföra försämring av hålltimingen och öka antalet buffertar som sätts in vid reparation av tidpunkten, så en kompromiss bör göras. Från diagrammet är strategi 5 och strategi 6 de föredragna lösningarna. Dessutom, när den optimala snedställningsinställningen väljs, kan du också se att ju större övergångsvärdet är, desto lägre är den slutliga strömförbrukningen. Detta kan förstås som ju längre klocksignalens övergångstid, desto mindre krävs den energi. Dessutom kan inställningen av latensbegränsningen förstoras så mycket som möjligt, och dess värde har liten effekt på det slutliga effektförbrukningsresultatet.
Vår andra produkt:
